Bt8510在V5接口測試儀中的應用

 來(lái)源：東方嘉儀 www.ghwl1688.com  點(diǎn)擊：

　　V5接口規定了本地交換機（LE）和接入網(wǎng)（AN）之間的電氣、物理、規程及協(xié)議要求包括V501和V5.2接口。它是一個(gè)在接入網(wǎng)中適用范圍廣、標準化程度高的新型數字接口對于設備的開(kāi)發(fā)應用、各種業(yè)務(wù)的發(fā)展和網(wǎng)絡(luò )的更新起著(zhù)重要作用。 隨著(zhù)V5接口協(xié)議的產(chǎn)品化基于V5的交換機和接入網(wǎng)設備大量涌現。因此對于接口的功能測試顯得尤為重要。另一方面使用過(guò)程中產(chǎn)生的故障也可以由測試系統來(lái)定位。本文主要介紹了用于V5接口協(xié)議測試儀中的關(guān)鍵芯片之一Bt8510利用它可以實(shí)現E1和ISDN的基本速率為2048kbi/s信號的成幀、控制和監視功能兼容現行的E1標準以滿(mǎn)足V5測試儀對信號硬件接口的要求。

　�。�、測試方法及硬件要求
　　V5接口的測試原理有三種：測試儀模擬AN側測試對端LE側的V5功能；測試儀模擬ＬＥ側測試對端AN側的V5功能；測試儀作為監視設備高阻跨接在LE和AN之間的線(xiàn)路上的工作監聽(tīng)ＬＥ和AN之間傳遞的信息幀和分析二者的工作狀況。
　　不管采用哪種測試方法都需要測試儀有符合V5協(xié)議規程的硬件接口這也是對測試儀的最基本要求�，F以V5.1 協(xié)議規程為例說(shuō)明由于V5.1接口由在ITU-TG.703和G.704/706中規定的2048kbit/s的單個(gè)鏈路構成這就需要一種電路它必須可以處理符合ITU－TG.703（脈沖模型）、G.704(PCM-30)和G.706(CRC-4)等建議規定的電氣、物理、規程等特性的2048kbit/s鏈路信號。
　　Brooktree公司生產(chǎn)的Bt8510芯片正是這樣一款高集成度的E1/CEPT信號控制器。它可以實(shí)現E1和ISDN的基本速率為2048kbit/s信號的成幀、控制和監視功能兼容現行的E1標準?如ITU-T建議G.703、G.704、G.706和G.732　可以很好地滿(mǎn)足上述V5測試儀對信號硬件接口的要求。

　�。�、Bt8510芯片
　　Bt8510結構框圖見(jiàn)圖１。主要由微處理器接口、發(fā)送器、接收器、滑動(dòng)緩沖區、LAPD控制器五部分組成。
　　2.1微處理器接口
　　Bt8510提供一系列８位寄存器（包括控制寄存器、狀態(tài)寄存器、計錯寄存器和緩沖寄存器）用于控制Bt8510以及錯誤和報警監測、數據監測監視等。它具有8bit并行微處理器接口允許微處理器直接訪(fǎng)問(wèn)其內部寄存器。當Bt8510與微處理器相連時(shí)可以看作一個(gè)靜態(tài)RAM。微處理器在對Bt8510讀寫(xiě)時(shí)?通過(guò)硬件地址線(xiàn)邏輯信號將Bt8510的RAMEN引腳電平置“0”或“1”直接讀寫(xiě)控制寄存器和狀態(tài)寄存器間接讀寫(xiě)256字節的緩沖寄存器。
　　Bt8510的寄存器可分為三類(lèi)：控制寄存器、狀態(tài)寄存器、緩沖寄存器�？刂坪蜖顟B(tài)寄存器地址為0x00～0x1F（RAMEN=“0”）緩沖寄存器地址為0x00～0xFF（RAMEN=“1”）。 Bt8510通過(guò)管腳INT向微處理器提供中斷信號中斷控制寄存器CR09用于配置中斷源中斷方式為電平觸發(fā)方式。中斷源可以是：LAPD中斷、復幀結束信號、幀失步（OOF）信號、錯誤計數器溢出等。具體是哪一類(lèi)中斷可通過(guò)讀取中斷狀態(tài)寄存器 SR13來(lái)確定。

　　2.2發(fā)送器
　　發(fā)送器部分由下列子塊構成：DSO環(huán)回及空閑碼插入塊；幀定位及CRC-4碼插入塊；HDB3編碼塊；差分發(fā)送線(xiàn)路驅動(dòng)器。待發(fā)送的碼流及時(shí)鐘送至XPCMI和XCKI然后在微處理器的控制下完成PCM空閑碼、凈荷環(huán)回和TS16的插入。復合串行數據進(jìn)行HDB3編碼后執行零碼的插入并且由單極性碼轉化成雙極性碼。最后發(fā)送線(xiàn)路驅動(dòng)器通過(guò)外部變壓器和電阻組成的發(fā)送電路將信號發(fā)送到物理層的E1線(xiàn)路。發(fā)送器電路利用XSYNCI信號保持與發(fā)送的輸入數據同步該同步信號可作為發(fā)送信號的復幀參考信號。

　　2.3 接收器
接收器分為三部分?分別為模擬接收器、時(shí)鐘提取電路、HDB3解碼及幀控制器。其中幀控制器用于提取同步信號和檢測報警、錯誤。接收的雙極性碼流可通過(guò)外部線(xiàn)路接口芯片或內部模擬接收器及時(shí)鐘提取電路提供時(shí)鐘提取電路主要由數字鎖相環(huán)DPLL構成。模擬接收器使用自適應判決電平允許達15dB的電纜損耗。接收到的串行碼流由幀控制器檢查是否包含建議G.704規定的幀定位信號FAS、G.732規定的隨路信號（CAS）復幀以及G.706規定的CRC-4復幀。
　　接收器可有選擇地提供內部定時(shí)和數據提取提取后的單極性碼信號和時(shí)鐘信號分別在RPCMO、RCKO腳輸出而幀同步信號在RSYNCO輸出。

　　2.4 滑動(dòng)緩沖區
　　接收部分有２幀PCM滑動(dòng)緩沖區。該滑動(dòng)緩沖區允許接收數據與主系統定時(shí)同步。緩沖區中的２個(gè)存儲單位交替地填充與取出數據。緩沖區由SLPCKI提供的系統時(shí)鐘來(lái)讀取所有的接收抖動(dòng)將被消除其輸出與SLPCKI提供的2.048MHz同步。

　　2.5 LAPD控制器
　　Bt8510具有一個(gè)LAPD控制器用于TS16的消息處理。此控制器兼容ITU-T建議Q.921（包括標志字節和終止碼的生成、FCS的產(chǎn)生和檢驗、填／移零操作）。
　　Bt8510在收發(fā)方向上各有一個(gè)16bit的消息緩沖區（TS16發(fā)送緩沖區TS16接收緩沖區）。整個(gè)緩沖區分為兩半以降低對處理器的實(shí)時(shí)要求。發(fā)送時(shí)先填充緩沖區的一半然后向CR02（TS16 控制寄存器）寄存器寫(xiě)入0x70發(fā)送這一半數據；一旦CR02的內容送至發(fā)送器，Bt8510即向處理器發(fā)一中斷（通過(guò)中斷狀態(tài)寄存器SR13的LAPDＴｘ比特指示）處理器將向CR02寫(xiě)入新的控制字并向緩沖區寫(xiě)入新的數據。接收時(shí)每當一半的緩沖區被填滿(mǎn)Bt8510即向處理器發(fā)出中斷（通過(guò)SR13的LAPDＲｘ比特指示）處理器即可讀取數據?同時(shí),Bt8510接收數據并寫(xiě)入另一半緩沖區。

　�。�、Bt8510在測試儀中的應用
　　測試儀主要利用Bt8510來(lái)完成物理層功能?包括E1信號的生成發(fā)送和接收、定時(shí)恢復、物理鏈路的狀態(tài)監視。此外，硬度計由于Bt8510還具有TS16的LAPD操作功能所以還可以讓它負責一個(gè)C通路TS16的LAPD消息處理。V5接口中還有兩條C通路TS15、TS31需要處理而B(niǎo)t8510不具有這樣的能力這就需要其他輔助電路來(lái)完成（本測試儀采用了Siemens公司的SAB82525芯片）。Bt8510只負責TS15、TS31時(shí)隙的插入和提取處理工作交由SAB82525完成。微處理器采用了DALLAS半導體公司的DS80C320單片機。在測試應用中Bt8510的工作情況如下：
　　在接收方向Bt8510將2048kbit/s鏈路信號接收下來(lái)，首先由內部數字鎖相環(huán)路進(jìn)行定時(shí)恢復恢復所得的時(shí)鐘信號和幀同步信號不僅為系統所用而且在相應引腳輸出以供周?chē)�芯片使用。接�?zhù)進(jìn)行接收碼流的雙極性—單極性轉換、HDB3解碼處理后的PCM碼流在RPCMO引腳輸出。幀控制器檢測FAS、CRC-4以及告警指示所有的幀和復幀狀態(tài)、誤碼情況、告警信息都可以由微處理器從相應的狀態(tài)寄存器中讀取在必要時(shí)Bt8510會(huì )主動(dòng)提請中斷。TS16的數據由LAPD控制器檢測標志字節、FCS校驗、零碼刪除等處理后向微處理器發(fā)中斷請求取走消息內容。接收的PCM碼流也經(jīng)過(guò)滑動(dòng)緩沖區的滑動(dòng)處理后?在SLPPCMO引腳輸出由前面提到的SAB82525芯片完成TS15、TS31時(shí)隙的接收和處理采用滑動(dòng)緩沖區輸出的目的是為了消除Bt8510和SAB82525之間的時(shí)鐘偏移。
　　在發(fā)送方向TS0自動(dòng)生成FAS幀定位序列、CRC校驗碼；TS1～TS14、TS17～TS30發(fā)送事先寫(xiě)入發(fā)送空閑碼寄存器的固定二進(jìn)制八位碼組（本測試儀對這些時(shí)隙沒(méi)有特殊應用）；TS16由LAPD控制器完成LAPD操作包括標志字節的生成、FCS的生成、零碼的插入、發(fā)送微處理器寫(xiě)入的消息內容等?TS15、TS31發(fā)送由SAB82525來(lái)的數據流。復合后的PCM碼流進(jìn)行HDB3編碼、零碼的插入、單極性轉雙極性最后送到物理層的E1線(xiàn)路。
　　要使Bt8510正常工作需要事先由微處理器對Bt8510的控制寄存器進(jìn)行初始化設置。此外由于微處理器與Bt8510的通信采用了中斷方式微處理器還要執行相應的中斷處理程序完成狀態(tài)監視告警處理和TS16的接收和發(fā)送。
表1列出了Bt8510初始化時(shí)部分需設置的寄存器及初始值。
　　中斷處理程序最主要的功能是對TS16的處理在軟件編寫(xiě)時(shí)應使其能完成以下任務(wù)：
　　(１)區分中斷源是告警中斷、接收中斷還是發(fā)送中斷。告警中斷處理應具有最高優(yōu)先級接收中斷處理次之發(fā)送中斷優(yōu)先級最低。

　　(２)如果是發(fā)送中斷則由微處理器向Bt8510的TS16發(fā)送緩沖區空閑的那一部分裝入８字節的數據（這可能是消息的全部也可能是消息的一部分）并向CR02(TS16控制寄存器）寫(xiě)入發(fā)送控制命令字。
　　(３)如果是接收中斷還要判別是消息撤消中斷(RxAbort=1)、消息結束中斷(RxIdle=1)還是一般接收中斷(RxAbort=0,RxIdle=0)。如果是消息撤消中斷則丟棄整個(gè)消息；如果是一般接收中斷則讀取SR02（TS16狀態(tài)寄存器）中RxPtr[3]比特所指示的緩沖區８字節數據；如果是消息結束中斷則依據SR02中的接收指針RxPtr[3:0]的值讀取相應位置的數據在接收消息結束后要把可能是分幾次收到的數據拼接成一則完整的消息。

　�。�、由于最忙條件下Bt8510的LAPD控制器每接收８次TS16數據就向微處理器提請一次接收中斷所以中斷處理程序的最長(cháng)處理時(shí)間也只有8個(gè)幀周期即1ms時(shí)間要保證所有的中斷處理都在這1ms內完成。
　　上述方法設計的初始化和中斷處理程序運行在微處理器上可以很好地控制Bt8510工作在所需狀態(tài)完成V5接口的2Mb/s鏈路信號收發(fā)和C通路TS16的LAPD收發(fā)操作。